TSMC, 인텔, OSAT 업계 대규모 시설투자 단행
올해 본격화되는 반도체 슈퍼사이클(호황)에 힘입어 글로벌 반도체 패키징 업계 또한 전례 없는 시설투자를 단행할 계획이다.
패키징은 제조된 반도체가 훼손되지 않도록 포장하고 반도체 회로에 있는 전기선을 외부로 연결하는 공정을 말한다. 최근 칩 면적이 줄고, 고도화되면서 발열을 최소화하고, 전파 간섭을 막는 패키징 기술이 더욱 중요해지고 있다.
7일 시장조사업체 욜디벨롭먼트와 업계에 따르면 주요 외주반도체패키지테스트(OSAT) 업체들은 올해 고급 패키징 분야에 시설투자(CapEx)를 늘리면서 경쟁이 심화되고 있다. 업체별 투자 금액의 점유율은 대만의 TSMC 40%, 기타업체(인텔 포함) 14%, 대만의 ASE 29%, 미국의 앰코테크놀로지 10%, 중국의 JCET 7% 순으로 차지할 전망이다.
파운드리 업체 TSMC는 패키징 공정 내재화에 주력하면서 기술 개발에 적극적이다. TSMC는 올해 통합팬아웃(InFO), 칩-온-웨이퍼-온-서브스트레이트(CoWoS), 시스템온IC(SoIC) 패키징 라인을 갖춘 신규 공장준공에 약 25억달러(약 2조7770억원)~28억달러(약 3조1096억원)를 지출할 계획이다. 여기에는 TSMC가 이바라키현 쓰바쿠시에 370억엔(약 3700억원) 규모로 증설하는 반도체 패키징 R&D(연구) 허브 투자가 포함된다. TSMC의 R&D 허브 투자의 절반은 일본 정부의 지원을 받는다. 욜디벨롭먼트는 TSMC가 올해 고급 패키징 부분 매출에서 36억달러(약 3조9981억원)를 기록할 것으로 전망했다.
TSMC가 투자하는 InFO 패키징은 칩의 배선을 밖으로 빼내서 패키징 하는 기술이다. TSMC는 이 기술을 2016년 애플의 애플리케이션프로세서(AP)에 적용시키면서 주도권을 잡고 있다. CoWoS는 인쇄회로기판(PCB) 대신 인터포저라는 판 위에 메모리와 로직 반도체를 올리는 패키징이다. 2D와 3D 패키징이 합쳐진 형태라 2.5D 패키징이라고도 부른다. SoIC는 3D 패키징 기술에 속한다.
올해 IDM 2.0 전략을 발표하며 본격 파운드리 업계 진출을 선언한 인텔은 패키징 분야에도 투자를 확대한다. 인텔은 미국 뉴멕시코주 리오랜초에 위치한 반도체 후공정 공장에 35억달러(약 4조원)를 투자할 계획이다. 올해 증설을 시작해 내년 말부터 가동될 예정이다. 신규 시설에는 고급 3D 패키징 기술인 포베로스(FOVEROS)와 임베디드 멀티다이 인터커넥트 브릿지(EMIB) 기술을 접목할 계획이다.
포베로스는 컴퓨팅 타일을 나란히 배치하지 않고 반도체를 수직으로 쌓아 올리는 기술이다. EMIB는 서로 다른 공정과 아키텍처 기반 칩을 통합하는 기술로, 인공지능(AI), 중앙처리장치(CPU), 5G, 엣지 컴퓨팅 등의 성능 향상에 활용된다.
OSAT 업계 1위인 ASE는 올해 웨이퍼레벨패키지(WLP)와 시스템인패키지(SiP) 20억달러(2조2224억원)의 시설투자를 발표했다. SiP는 개별 칩들을 하나로 묶는 패키징 솔루션이다. 스마트폰 주요 부품 중 73%가 SiP로 구성돼 있다. 이 외에 OSAT 업계 2, 3위인 앰코와 JCET은 각각 7억달러, 5억달러를 생산시설 확대에 투자한다고 밝혔다.
욜 보고서는 "5G, 자동차 인포테인먼트, 첨단운전자지원시스템(ADAS), 인공지능(AI), 데이터센터, 웨어러블 애플리케이 반도체 생태계를 계속 성장시키고 있다"며 "지난해 주요 OSAT 업체는 전년 보다 매출이 15~20%의 증가했다"고 분석했다.
반도체 고급 패키징 시장의 매출은 2020년부터 2026년까지 연평균 7.9% 성장해 380억달러(약 42조2522억원)를 기록할 전망이다.
