최근 D램 미세공정 한계가 현실화되면서 미세 공정 한계를 돌파하기 위한 다양한 연구가 진행되고 있다. SK하이닉스는 패터닝, 셀 커패시터, 저(低) 저항 배선 등에서 혁신이 필요하다고 밝혔다. 또, 미세 공정의 대안으로 3D D램 등 신규 플랫폼의 필요성을 강조했다.

길덕신 SK하이닉스 부사장은 8일 서울 역삼동 코엑스타워에서 《디일렉》 주관으로 열린 ‘2023 차세대 메모리공정 장비·소재·기술 콘퍼런스’에서 “최근 D램 영역에서 미세공정 한계가 현실화되고 있다”며 “기술적 난제들이 굉장히 많은 상황이며, 이를 극복하기 위해서는 3D D램 등의 신규 플랫폼이 필요하다”고 설명했다.

길 부사장은 D램 미세 공정 한계를 넘기 위해서는 패터닝, 셀 커패시터, 저 저항 배선 등에서 혁신이 필요하다고 강조했다. 패터닝에서의 혁신은 하이(High)-NA EUV 장비 적용을 의미한다. 하이-NA EUV 장비는 노광 렌즈 수차(NA)를 이전 세대 장비 0.33 수준에서 0.55로 끌어올린 기술이다. 이를 통해 정밀한 패터닝이 가능하다.

셀 커패시터와 저 저항 배선 개선을 위해서는 소재 분야에서의 혁신이 필요한 상황이다. 먼저 셀 커패시터 용량 확대를 위해서는 유전체 두께 축소, High-K 소재 발굴, 셀 구조 혁신 등이 필요하다. 저 저항 배선 개선을 위해선 신소재 개발 및 적용 등 연구가 진행 중이다.

길 부사장은 미세공정 한계를 극복하기 위해서는 향후 3D D램 등 차세대 메모리 플랫폼 개발이 필요하다고 설명했다.

3D D램은 3D 낸드 플래시와 유사한 개념이다. D램을 적층하는 방식으로 만들어 성능과 공간효율성을 높일 수 있는 공정 기술이다. 다만, 3D D램은 아직 개발 초기인 만큼 기술 컨셉이나 구체적인 방향성이 정해지지는 않았다. 업계에서는 향후 2~3년 안에 셀 구조에 대한 구체적인 방향성이 정의될 것으로 보고 있다.

3D D램 연구에 가장 적극적인 기업은 미국 마이크론이다. 마이크론은 3D D램 기술을 확보할 경우 EUV 장비 없이도 현존하는 D램보다 향상된 D램을 만들 수 있다는 점에서 이 기술에 주목하고 있다. SK하이닉스도 3D D램 등 다양한 차세대 메모리 연구를 진행하고 있는 것으로 알려졌다.

길 부사장은 “최근 3D D램 연구 과정에서 2D D램과는 다른 방식의 기술들이 요구가 되는 경우가 많다”며 “채널 소재에 대한 이슈도 있고, 버티컬한 방향이 아닌 레터럴한 방향의 증착 기술이 필요해지는 등 기술적 허들도 존재한다”고 말했다.

디일렉=노태민 기자 tmnoh@thelec.kr
《반도체·디스플레이·배터리·자동차전장·ICT부품 분야 전문미디어 디일렉》 

노태민 기자 다른기사 보기