[11월 12일 라이브!] 반도체 미세화 한계 뛰어넘는 재료 공정 혁신 비법 : 웨비나 안내
[11월 12일 라이브!] 반도체 미세화 한계 뛰어넘는 재료 공정 혁신 비법 : 웨비나 안내
  • 이나리 기자
  • 승인 2020.11.10 15:08
  • 댓글 0
이 기사를 공유합니다

반도체 설계 돕는 '시높시스 TCAD 솔루션'

인공지능(AI), 5G, 사물인터넷(IoT), 자율주행차, 전기차, 클라우드 등의 신산업에서 핵심 기술요구가 증가되고 있습니다. 이런 핵심 기술에 밑바탕이 되는 반도체 기술 또한 혁신이 요구되고 있지요. 메모리, 로직, 전력 반도체 등은 무수히 많은 기술 도전과제를 갖고 있습니다. 그 중에서 커패시터(콘덴서) 공정 미세화(scaling), 전력 누출(leakage) 관리, 신뢰성 확보, 변동성 최소화 등이 대표적입니다. 

반도체 팹에 시뮬레이션 툴을 사용하면 고급 프로세서 개발의 비용과 시장 출시 시간을 줄이는데 도움을 줍니다. 시높시스의 TCAD(Technology Computer-Aided Design)는 3D 컴퓨터 시뮬레이션을 사용해 반도체 공정 기술의 최적화를 지원하는 솔루션입니다. 강력한 그래픽 사용자 인터페이스 (GUI)를 제공해 모델링 및 분석 편의성을 제공합니다. TCAD는 특정 용도를 지원하는 여러가지 에뮬레이션이 포함돼 있습니다. 

공정 미세화를 예로 설명하겠습니다. 공정 미세화는 재료 선택이 중요합니다. 반도체 재료에는 기존의 실리콘과 같은 전통적인 물질 외에도 많은 원소들이 사용됩니다. 새로운 물질을 선택함에 있어서 물질의 속성을 확인하는 과정이 필요합니다. 물질의 속성은 후속 공정이나 소자 성능 파악에 중요하기 때문입니다. 이 때 TCAD의 재료 시뮬레이션 '퀀텀ATK'를 사용하면 원자 수준의 시뮬레이션이 가능합니다. 시높시스는 새로운 방법으로 LCAO(Linear Combination of Atomic Orbital)을 도입해서 원자 에뮬레이션의 속도를 15배 개선시켰습니다. 

로직 반도체는 구조 특성이 메모리 보다 더 복잡합니다. 특히 핀펫(FinFET)과 나노플레너 구조 모델링, 3나노 이하를 위한 새로운 소자 개발 등의 어려움이 따릅니다. 구조가 고도화되면서 차세대 소자개발을 위한 실리콘 기술과 설계기술의 상호 의존성이 더욱 커졌습니다. 시높시스는 설계와 소자 공정을 동시에 시뮬레이션 할 수 있도록 DTCO 플로우를 2015년부터 개발해 왔습니다. DTCO는 TCAD와 조합해서 사용 가능합니다. 

DTCO는 기술 플랫폼과 설계 플랫폼을 갖추고 있습니다. 기술 플랫폼에는 각종 장비, 재료, 프로세스 등의 모델이 구현된 솔루션이 작동되고, 그 결과를 설계 플랫폼으로 보냅니다. 설계자는 셀 디자인과 셀 캐릭터리제이션(charc)을 완성하게 되고, 그 결과를 후속 디자인에 활용할 수 있습니다. 셀 charc은 셀의 전기적 특성을 시뮬레이션을 이용해서 데이터베이스(DB)화 하는 것을 의미합니다. 

디일렉은 오는 11월 12일(목) 오후 2시에 '시높시스 코리아 TCAD 웨비나 2020'을 실시합니다. 웨비나에서는 메모리, 로직, 전력 반도체, 포토닉스 등의 공정에 활용되는 TCAD 솔루션을 소개합니다. 최근 시높시스가 아토메라와 함께 개발한 새로운 공정/소자 시뮬레이터도 설명할 예정입니다. 새로운 반도체 성능 향상 기술인 MST(Mears Silicon Technology)를 활용하는 노하우도 공유합니다. 

사전 등록 페이지 바로가기

- 웨비나 개요 -
웨비나명 : 시높시스의 TCAD 솔루션 웨비나 
일시 : 11월 12일(목) 오후 2시 
장소 : 디일렉 웨비나 사이트(webinar.thelec.kr)
등록 비용 : 무료

- 프로그램 - 

TCAD Updates
Technology Issues and TCAD Solutions (Memory, Logic, Power and Photonics)

- 연사소개 - 

연사 프로필
이혜림 부장 -Manager, Synopsys Silicon Engineering Group
-Principal Engineer, R&D in SK hynix
-MS in Semiconductor Engineering, Ewha Univ
박화식 상무 -Director, Synopsys Silicon Engineering Group
-Representative, Integrated Systems Engineering Korea
-Principal Engineer, R&D in LG Semicon
-Visiting Scholar, IBM Thomas J. Watson Research Center
-Postdoc, Stanford Univ.
-Ph.D in Semiconductor Engineering, CAU

 



댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.

  • 서울특별시 강서구 공항대로 213 (보타닉파크타워2) 615, 616호
  • 대표전화 : 02-2658-4707
  • 팩스 : 02-2659-4707
  • 청소년보호책임자 : 이수환
  • 법인명 : 주식회사 디일렉
  • 대표자 : 한주엽
  • 제호 : 디일렉
  • 등록번호 : 서울, 아05435
  • 사업자등록번호 : 327-86-01136
  • 등록일 : 2018-10-15
  • 발행일 : 2018-10-15
  • 발행인 : 한주엽
  • 편집인 : 한주엽
  • 전자부품 전문 미디어 디일렉 모든 콘텐츠(영상,기사, 사진)는 저작권법의 보호를 받은바, 무단 전재와 복사, 배포 등을 금합니다.
  • Copyright © 2020 전자부품 전문 미디어 디일렉. All rights reserved. mail to powerusr@thelec.kr
ND소프트