[10월 14일 라이브] SK하이닉스 카메라 센서 ISP 혁신 비결 'HLS' : 웨비나 안내
[10월 14일 라이브] SK하이닉스 카메라 센서 ISP 혁신 비결 'HLS' : 웨비나 안내
  • 한주엽 기자
  • 승인 2020.10.12 09:00
  • 댓글 0
이 기사를 공유합니다

면적 78.2% 줄이고, 개발 시간도 30% 단축

SK하이닉스 주력 매출원은 D램, 낸드플래시 같은 메모리입니다만, 수 년 전부터 CMOS이미지센서(CIS)도 주력 사업으로 육성해나가고 있습니다. 근래 300mm 공장에서 제품 생산을 시작했습니다. 고화소 제품군 점유율을 빠른 속도로 늘려가고 있습니다. 올해 처음으로 삼성전자에 1300만화소 CIS를 공급하는 등 성과도 속속 공개되고 있습니다. 전문가 사이에선 조만간 세계 CIS 시장에서 SK하이닉스가 탑5 안에 드는 것은 시간 문제라는 견해도 심심치 않게 나옵니다. 

SK하이닉스가 CIS 시장에서 빠르게 성장하는 이유는 다채로운 영역에서 기술 혁신을 하고 있기 때문으로 보입니다. 그 중 하나가 바로 이미지신호처리프로세서(ISP)입니다. CIS 옆에는 이미지 데이터를 처리하기 위한 ISP가 쌍으로 붙어야만 합니다.

SK하이닉스는 지난 7월 말 온라인으로 개최된 디자인 오토메이션 콘퍼런스(DAC:Design Automatic Conference)에 주목할 만한 기술 포스터 하나를 게재했습니다. 포스터 제목은 '고성능 ISP 하드웨어 설계 및 면적 최적화를 위한 효과적인 상위수준 합성 방법(Effective High-Level Synthesis Flow for ISP Hardware Design Performance and Area Optimization)'입니다.

포스터에 따르면 SK하이닉스는 초기 설계 결과물과 비교해 칩 면적을 78.2% 줄였습니다. 개발 시간도 일반적 설계 방법론을 채택했을 때보다 30%나 줄일 수 있었다고 합니다.

일반적인 반도체 설계 과정은 이렇습니다. 소프트웨어 개발자가 칩 기능 구현하기 위해 C나 C++ 같은 언어로 알고리듬을 짭니다. 그런 다음 이 알고리듬을 하드웨어로 구현(HDL:Hardware Description Language)하기 위해 RTL(Resister Transfer Level) 코딩 작업이 시작됩니다. 이후 합성(Synthesis) 툴을 활용해 이 코드로 칩의 게이트(Gate) 디자인을 도출합니다. 각 과정마다 검증 작업이 이뤄집니다. 게이트 디자인이 도출되면 셀 배치(Placement)와 연결(Routing), 전체 디자인 검증, 마스크 제작이 이뤄지는 순서입니다.

C나 C++로 짜놓은 알고리듬을 RTL로 변환하고, 합성 과정이 이뤄져야만 실제 칩 면적을 확인할 수 있습니다. 만약 결과물 면적이 당초 예상했던 것보다 넓다면 어떻게 해야할까요? C나 C++로 알고리듬을 다시 짜는 과정을 반복해야 합니다. 여기서 굉장히 많은 시간이 소요됩니다.

SK하이닉스는 이 시간을 줄이기 위해 상위수준 합성(HLS:High-Level Synthesis) 방법을 활용했습니다. C나 C++로 짜놓은 알고리듬으로 RTL 과정을 거치지 않고 칩 면적이 어떻게 나올 지를 바로 확인해봤던 것입니다. 반도체 성능과 전력소모량, 칩 면적은 일반적으로 정비례 관계입니다. 성능이 높으면 전력소모량을 늘어납니다. 칩 면적 역시 커지게 됩니다. 고성능임에도 칩 면적을 줄이는 것이 혁신이고 설계 실력입니다. 무한대의 개발 시간이 주어진다면 개발진은 어떻게든 경쟁사보다 좁은 면적에 고성능을 내는 칩 설계를 내놓을 것입니다. 그러나 우리는 항상 시간이 부족합니다. 그 시간을 단축해  나가는 것이 바로 혁신의 첫 걸음입니다.

SK하이닉스는 HLS 작업을 위해 멘토 지멘스 비즈니스의 캐타풀트(Catapult) HLS를 활용했습니다. 멘토의 캐타풀트 HLS는 퀄컴, 엔비디아 같은 글로벌 반도체 팹리스 회사도 활용하고 있는 제품입니다. SK하이닉스의 ISP를 예로 들긴 했지만, HLS 기법은 모든 반도체 설계에 적용시켜 시간을 줄일 수 있습니다. 

멘토 지멘스 비즈니스는 오는 10월 14과 15일 양일간 HLS와 관련한 웨비나를 준비했습니다. 혁신 반도체 설계 기법을 놓치지 마십시오. 무료입니다.

웨비나 바로가기


댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.

  • 서울특별시 강서구 공항대로 213 (보타닉파크타워2) 615, 616호
  • 대표전화 : 02-2658-4707
  • 팩스 : 02-2659-4707
  • 청소년보호책임자 : 이수환
  • 법인명 : 주식회사 디일렉
  • 대표자 : 한주엽
  • 제호 : 디일렉
  • 등록번호 : 서울, 아05435
  • 사업자등록번호 : 327-86-01136
  • 등록일 : 2018-10-15
  • 발행일 : 2018-10-15
  • 발행인 : 한주엽
  • 편집인 : 한주엽
  • 전자부품 전문 미디어 디일렉 모든 콘텐츠(영상,기사, 사진)는 저작권법의 보호를 받은바, 무단 전재와 복사, 배포 등을 금합니다.
  • Copyright © 2020 전자부품 전문 미디어 디일렉. All rights reserved. mail to powerusr@thelec.kr
ND소프트