UPDATED. 2020-07-16 08:58 (목)
[영상] 삼성·TSMC 차세대 트랜지스터 구조 'GAA'
[영상] 삼성·TSMC 차세대 트랜지스터 구조 'GAA'
  • 장현민 PD
  • 승인 2020.04.17 16:28
  • 댓글 1
이 기사를 공유합니다

차차세대 기술 CFET도 알아봅시다

<자막원문>

한: 안녕하십니까. 디일렉 한주엽입니다. 오늘 최리노 인하대학교 교수님 다시 한번 모시고 반도체 소자 얘기 해보도록 하겠습니다. 안녕하십니까.

최: 안녕하세요.

한: 지난번에 M3D 반응이 굉장히, 어려운 주제인데도 불구하고 꽤 많은 분들이고 보시고 연락도 많이. 저도 많이 받았고 교수님도 연락 많이 받지 않았습니까?

최: 네. 많이들 보셨다고 그러더라고요.

한: 많이 보셨어요. 그래서 저희가 좀 더 어려운 얘기를 오늘 좀 해보려고 합니다. 요즘 핀펫(FinFET). 핀펫(FinFET)이라는 소자에 게이트 구조라고 해야됩니까? 핀펫(FinFET)이라는 구조. 그리고 최근에 삼성파운드리 같은데서 얘기 많이 하는 GAA(게이트올어라운드) 그런 구조도 얘기가 많이 나오고 있고 이런 거에 대해서 여쭤보고 싶은 것도 많고 또 기존에 플라나 형태에서 핀펫(FinFET)으로 왔을 때 핀펫(FinFET)에서 GAA로 왔을 때 공정이 많이 변하니까 장비나 이런 소재 이런 쪽도 많이 변화가 되어서 그쪽에 빨리 대응한. 주로 대응을 많이 하는 기업들은 외국 장비 업체들이나 소재 업체들인 것 같은데 저희가 교양 차원에서 조금 여쭤보려고 모셨습니다. 일단 CMOS라는 반도체 구조에 대해서 차근차근 설명을 들어봐야 이게 이해가 될 것 같은데 CMOS는 뭘 의미하는 겁니까?

최: 이걸 들으시는 분들은 다 아시리라고 생각해요. 반도체라면 메모리 소자라는 것이 있고 메모리가 아닌 비메모리라고 불리기는 하지만 어떤 연산을 한다든지 제어를 한다든지 할 때 쓰이는 시스템 IC라고 그러죠. 그런 소자들인데 이 시스템 IC를 갖다가 연산하거나 제어를 하거나 이렇게 하도록 만드는 그런 기술을 CMOS 테크놀로지라고 부릅니다.

한: 네.

최: 왜 CMOS 테크놀로지라고 그러냐면 “C”라는 말이 Complementary라는 말인데. 두 개가 보완한다, 상호보완한다는 말인데. 왜 이런 “C”라는걸 붙였냐면 우리가 이걸 만들 때 트랜지스터 스위치라고 생각하시면 됩니다. 어떤 스위치가 있는데 두 가지 종류의 스위치가 있습니다. 하나는 전자가 움직이는 스위치(N형). 하나는 전공이 움직이는 스위치(P형). 이 두 가지 종류의 스위치를 꼭 같이 써야만 됩니다. 그렇게 만들어야만 가장 에너지도 덜쓰고 가장 빠르게 계산할 수 있는 그런 기술이죠. 그래서 두 개를 같이 쓰기 때문에 CMOS라고 부르는 거죠.

한: 거기서 스위치라는 걸 우리가 소위 얘기하는 트랜지스터라고 하는데.

최: 맞습니다.

한: 트랜지스터가 그 예전에 “에니악”이라고 얘기하고 교과서에 많이 나오는 진공관을 트랜지스터 하나로.

최: 맞습니다. 그렇게 만든거죠.

한: 이걸 개발한 분들은 다 노벨상을 받으셨죠.

최: 그렇죠. 존 바딘, 윌리엄 쇼클리, 윌터 하우저 브래튼. 세 분이 노벨상을 받으셨죠.

한: 근데 지금이야 일반적인 구조가 됐지만 이 트랜지스터를 여러 개로 집적하는 것도 그때는 획기적인.

최: 그렇죠. 그게 사실은 전자 산업을 일으킨거죠. 입체적으로 생긴 것을 평면으로 붙이는 순간에 그걸 붙인 분들은 로버트 노이스, 잭 킬비라는 분이 있는데 잭 킬비라는 분도 마찬가지로 노벨상을 받으셨습니다. 붙이는 순간에 어떤 일이 벌어지는 거냐면 똑같은 걸 만들 때 100원을 벌지만 두 개 만들 때 200원을 벌 수가 있죠. 세 개 붙이면 300원을 벌 수 있고 네 개 붙이면 400원을 벌 수 있기 때문에 어떻게든 많이 넣으면 돈을 많이 벌 수 있게 되는 상황인거죠. 그때부터 스케일링이라는 전쟁이 벌어지게 되면서 스케일링을 하면 돈을 많이 벌 수 있게 되는거죠.

한: 그때 뭐 몇 년도인지 기억은 안나지만 그 유명한 인텔의 고든 무어라는 분이 얘기한 ‘무어의 법칙’ 법칙이라고 보다는 이론? 트랜지스터의 집적도는 18개월마다 두 개씩 늘어난다. 지금은 좀 깨진 것 같은데.

최: 원래 그것도 2년 마다 주기로 바뀌었죠.

한: 원래 18개월.

최: 처음에는 18개월을 그 분이 주장하셨는데 인텔이 따라가다 보니까 벅찼어요. 고든 무어가 사장님이기 때문에 시키는대로 해야 됐기 때문에 하느라 좀 벅차 가지고 약간 인텔 사람들이 늘렸죠. 2년마다 두 배.

한: 2년마다 두 배.

최: 그렇게 그게 계속 맞아왔죠.

한: 그렇게 했었는데 지금은 더 많이 늘어져 있는 상태인거죠.

최: 맞습니다.

한: 근데 이제 어쨌든 이런 동일한 면적에 조금 더 많이 트랜지스터를 집적하려면 더 작게 만들어야 된다라는 게.

최: 맞습니다. 스케일링을 했을 때에 장점은 기술적인 건 두 가지가 있습니다. 우선 첫 번째는 아까 얘기한 대로 많이 집어넣을 수 있습니다. 집적도가 향상된 거죠. 두 번째는 작게 만들면 빨라집니다. 트랜지스터가 빨라져서 성능이 좋은 걸로 만들 수 있기 때문에 두 가지가 다 좋아지는거니까. 법칙에 따라서 무조건 줄이면 그렇게 됩니다. 그리고 회사 측면에서는 돈을 많이 벌 수 있는 것이고 누구나 다 좋은 상황이죠.

한: 동일 원판에서 더 작게 찍을 수 있으니까.

최: 그렇죠. 더 많이 만들 수 있고 더 많은 숫자의 트랜지스터를 집어 넣을 수 있고 게다가 그 놈이 더 빨라지기까지 하고 심지어는. 돈도 더 많이 벌 수 있고.

한: 전력도?

최: 전력도 거의 비슷한 수준. 아주 낮은 수준을 유지할 수 있고.

한: 동일 성능이면 전력이 줄고 동일 전력이면 성능이 올라가고.

최: 그렇죠.

한: 근데 그 트랜지스터의 구조. 게이트(Gate)의 구조라고 얘기해야 됩니까?

최: 트랜지스터의 구조라고 그래야 됩니다.

한: 트랜지스터의 구조도 이제 계속 스케일링되다 보니까, 계속 작아지다 보니까 구조도 계속 바뀌게 되는데. 트랜지스터가 처음에는 20나노 후반대까지는 평면형. 평판(Planar)형으로 가다가. 인텔에서 2011년도에 핀펫(FinFET).

최: 22나노죠.

한: 네. 22나노. 그들의 이름은 3D 트라이게이트(Tri-gate)라고 아마 얘기를 했던 것 같은데 핀펫(FinFET)이라는 구조가 나왔어요. 근데 이거에 대해서 설명을 해주셨으면 좋겠습니다.

최: 우선 처음에 테크놀로지 노드라는 말부터 말씀을 드려야 될 건데. 그렇게 줄여나가면 돈을 벌다 보니까 이걸 줄이는데 어떤 룰없이 막 줄이면 얼마나 줄여야 될지도 모르잖아요? 그걸 갖다가 정했죠. 0.7씩 줄인다.

한: 0.7.

최: 한 면이. 0.7씩 줄인다고 그래서 그렇게 줄이는 게 그게 바로 테크놀로지 노드라고 그러는거죠.

한: 단위가 0.7.

최: 90나노테크놀로지. 65나노테크놀로지. 정확하게 딱 맞진 않지만 0.7을 곱해 가지고 45나노테크놀로지, 32나노테크놀로지, 22나노. 이렇게 0.7정도 곱하면 비슷비슷한 값이 나옵니다. 그렇게 줄였죠. 그걸 테크놀로지 노드라고 그래서 그렇게 기준을 맞추고 하는거죠.

한: 그렇죠. 네.

최: 근데 그게 이제 그렇게 기준을 맞추면서 줄여왔는데 이게 점점 작아지다 보니까 그 룰에 맞게 사실은 그 사이즈를 정확하게 줄이기가 점점 어려워졌습니다.

한: 그 주기가 2년이었습니까?

최: 2년입니다. 그렇습니다.

한: 예전에 인텔에서 거의 주도 했었으니까.

최: 인텔이 다 주도했죠. 모든게 다 인텔이었는데 지금은 상황이 완전히 달라졌는데. 몇 년전만 하더라도 인텔이 대단했었습니다. 근데 아무튼 그게 왜 그걸 못 맞추게 됐냐 하면 트랜지스터라는 게 이렇게 생각하시면 됩니다. 물이 이렇게 파이프를 타고 흐르고 있는데 그 물을 갖다가 소스(Source)와 드레인(Drain)이라는 데가 있는데 물을 막았다, 열었다, 막았다, 열었다 이렇게 생각하시면 됩니다.

한: 호스가 이렇게 지나가는데 위에서 막았다 열었다.

최: 나오는 쪽이 소스 들어가는쪽이 드레인. 막았다 열었다.

한: 물이.

최: 네. 그렇죠. 근데 이걸 점점 작게 만들다 보니까 이걸 누르기가 너무 작으니까 어려워지는 겁니다. 그러니까 나갔다고 생각했는데 새는 것들이 많아지고 이렇게 되죠.

한: 그럼 누설전류도 생기고.

최: 그걸 이제 “ Short Channel Effect”라고 부르는거죠. 그래서 이제 그걸 어떤식으로 할까 하다가 생각해낸 것이 핀펫(FinFET)이라는거죠.

한: 핀펫(FinFET).

최: 핀펫(FinFET)이라고 하면 이렇게 지나가는 채널을 이렇게 세웁니다. 세우다 보니까 흘러가는 양도 많아지고 그다음에 얘를 잡았다 폈다 잡았다 폈다하는 것도 훨씬 더 쉬워지게 되는거죠.

한: 이게 이렇게 누를 때는 작아지면 물도 새고 잘 안됐는데 이걸 위로 올려서 옆으로 이렇게.

최: 너무 작아져서 손가락 하나로 누르는 것 같이 그것보다 더 작아졌다고 생각하면 됩니다. 밑에가 말랑말랑해서 잘 눌리지도 않고. 그래서 물이 새는데 이렇게 잡아버리면 훨씬 더 잘 눌리고 물도 훨씬 많이 지나갈 수 있는거죠.

한: 물이 많이 지나가면 더 좋은거죠?

최: 물이 많이 지나간다는 건 빠르다는 얘기입니다.

한: 빠르다는 얘기군요. 22나노대를 인텔이 3D 트라이게이트를 하고 삼성이나 TSMC 같은 회사들은 28나노였습니까? (삼성, TSMC는 14/16나노에서 핀펫 최초 적용)

최: 네. 그때부터 숫자라는 게 어떤 기술을 자랑하는 마케팅 용도로 사용하다 보니까 숫자들이 잘 안맞습니다 똑같이.

한: 지금 저희가 예전에 안진호 교수님 잘 아시잖아요? 안 교수님하고 얘기할 때도 잠깐 언급이 됐는데 몇 나노를 얘기하는 건 도대체 어떤 기준으로 재는거에요?

최: 옛날에는 정확히 메탈 피치를 재가지고 그것에 절반. 그게 게이트 사이즈와 굉장히 비슷했죠. 아까 얘기한 스위치를 누르면 그 사이즈와 굉장히 비슷했죠. 근데 점점 작아지다보니까 점점 작아지는 건 저희가 성능이 빨라지는 것과 거의 똑같았거든요. 프로포션을 했는데 그게 이제 더 이상 작아지기가 어려워지니까 다른 기술을 집어 넣어 가지고 성능을 빠르게 만드는 것들을 했어요. 크기는 작아지지 않았는데 성능은 빨라졌죠. 그랬을 때 그 이름을 붙이다보니까 그 숫자하고 사이즈하고는 맞지가 않게 됐죠. 지금은요.

한: 그 예전에는 채널 사이에 게이트가 있고.

최: 채널을 누르는 게 게이트이고 그걸 양쪽에 연결하는 메탈 라인이 있잖아요.

한: 메탈 라인의 절반 정도를 이제는 몇 나노 개선을 했는데 지금은 전혀.

최: 잘 안맞죠.

한: 지금 뭐 7나노라고 하는 건 재보면 7나노가 아닌.

최: 훨씬 큽니다.

한: 10나노 이상 될 수도 있는거네요. 근데 그 기준이 되는 건 성능으로.

최: 그렇죠. 성능을 대신 다른 기술을 집어넣어가지고 빠르겠죠. 처음에 90나노, 65나노를 할 때는 이제 소스, 트레인 쪽에서 눌러주면 물이 많이 지나갈 수 있습니다.

한: 눌러주면.

최: 이제 그때 에피 기술들이 들어갔죠. 그때 에피 기술들이 들어가면서 로직에 들어갔고 45나노, 35나노는 High-K 메탈 게이트라고 그래 가지고 게이트 스테이를 갖다가 바꿔주면 훨씬 더 잘 지나가게 할 수 있으니까 그때 ALD기술, CMP기술 새로 들어가면서 그런 것들이 들어갔죠.

한: High-K는 채널 위로 뭔가 쌓아주는겁니까?

최: 채널하고 게이트라고 눌렀다 닫았다 그 사이에 넣어주는 겁니다. 게이트 스택이라고 그래가지고요.

한: 그게 이제 High-K를 넣으면 훨씬 더.

최: 네. 그렇죠. 잘 누를 수 있다는거죠.

한: 그런식으로 뭔가 새로운 기술들을 조금씩 넣으면서.

최: 그러면서 테크놀로지 이름은 바뀌는데 사이즈는 줄지가 않았던거죠.

한: 그렇군요. 핀펫(FinFET)은 지금 아주 너무나 로직 쪽에서는 대중적인 기술이 되어 버렸고.

최: 하이 퍼포먼스에서 커먼한 기술로 사용을 하고 있죠.

한: 길이에 크기에 어떤 이건 명징하진 않지만 7나노까지는 아무튼 지금 핀펫(FinFET)까지 되어있는거죠.

최: 그렇죠.

한: 5나노까지는 지금 핀펫(FinFET)을 쓰고.

최: 그렇게 하겠다고 발표들을 하고 있죠.

한: 지금 발표된 건 3나노 때부터는 이제 새로운 구조의 어떤 트랜지스터 구조가 된다. GAA(게이트올어라운드)라고 얘기하는데. 요것은 어떻게 좀.

최: 이렇게 생각하시면 됩니다. 아까 말씀드렸듯이 이렇게 채널을 만들고 이렇게 눌렀지 않습니까? 이거보다는 오히려 채널을 이렇게 나눠서 3개나 이렇게 나눈 다음에 걔를 이런식으로 잡을 수 있게끔 하면 훨씬 더 컨트롤하기 쉬어지고 지나가는 양도 많아질 수 있겠죠.

한: 정면으로 보면 구멍이 3개가 있다는 말이죠.

최: 그렇죠. 네.

한: 그러면 구멍 전면으로 다 전류가 흐르니까. 호스를 3개를 그냥 꽂았다라고 생각할 수도 있겠네요.

최: 그렇죠. 그러니까 트라이게이트 때는 이게 3면을 사용한다라고 해서 트라이게이트라고 핀펫(FinFET)을 트라이게이트라고 불렀던 건데. 게이트올어라운드는 전면을 다 사용하겠다라는 거죠. 4면을. 그런 걸 갖다가 여러 개를 놓겠다는거죠.

한: 이게 동그랗습니까? 네모났습니까?

최: 처음에 나왔을 때는 핀펫(FinFET) 셋이 있으니까 핀펫(FinFET)을 나누자 그러면 네모난 놈들이 몇 놈이 나올 것이다라고 생각을 했는데. 생각해보니까 그걸 네모낳게 만들지 않고 좀 더 길쭉하게 직사각형 형태로 만들어도 괜찮을 것 같다고 그래서 삼성은 그걸 갖다가 ‘MBCFET™’이라고 그러죠.

한: 맞아요.

최: 멀티브릿지 채널이라고 그래서 좀 더 길쭉해서 시트 형태로 슬랩형태로 그렇게 생긴 걸 여러 개를 넣자.

한: 동그랗게 지나가는 게 아니고. 그건 회사마다 조금씩 다를 수 있죠.

최: 그렇죠. 회사마다 다른데. 삼성이나 TSMC. 삼성이 제일 앞서간다고 볼 수있죠. 길쭉하게 ‘MBCFET™’이라는 이름을 붙이고 나왔죠.

한: 그렇게 트랜지스터 구조가 바뀌면 제조공법도 당연히 바뀔 텐데.

최: 맞습니다.

한: 어떻게 좀.

최: 그러니까 아까도 말씀드렸지만 High-K 메탈 게이트라고 할 때 ALD 기술이 로직에 들어오고 프런트엔드쪽에 들어오고 CMP 기술들. 메탈 CMP 기술들. 처음 이게 들어왔거든요. 그러면서 굉장히 보편화되고 많이 쓰이게 됐죠. 핀펫(FinFET)이 들어오면서 마찬가지로 옥사이드 CMP 같은 것들을 같이 쓰여줘야 됐었고 뭐 그다음에 ALD기술들도 들어가 있었고 이번에 이제 GAAFET(MBCFET™) 같은 경우에는 어떻게 그렇게 이게 나누어지는 걸 만드냐 하면 실리콘과 실리콘-게르마늄, 실리콘과 실리콘-게르마늄을 차례로 쌓습니다. 에피택시하게 그로스한 다음에 그걸 갖다가 에치를 통해서 날려가지고 채널을 만드는 것이죠. 그러니까 에피 기술이 굉장히 중요하게 많이 쓰이게 되는거죠.

한: 뭔가 이렇게 위에 성장을.

최: 그렇죠. 뭔가 성장을 똑같이 그냥 데포지션이 아니고 싱글크리스탈레티스를 그대로 따라서 싱글크리스탈로 길러야 됩니다. 그래야 성능이 좋기 때문에. 그걸 에피택시 그로스라고 하거든요. 그걸 에피택시그로스로서 길러야 되고 그다음에 그걸 만든 다음에 이것과 이것이 틈이 굉장히 좁습니다. 그러니까 거기에 ALD라든지 이런걸 통해서 집어넣는 ALD기술도 많이 필요하고 그다음에 여기를 어렵지만 들어가게 하기 위한 프리커서라든지 메탈 프리커서. High-K 프리커서 이런 것들의 개발도 같이 따라줘야되는거죠.

한: 에피성장시키는 장비는 어디가 잘합니까?

최: 어플라이드도 잘하고 제일 많이 하고 우리나라 회사들도 잘하려고 노력을 많이 하고 있죠.

한: ALD쪽은.

최: ALD쪽은 ASM이라든지 ASM이 굉장히 많이 하는 분야기도 하고 한국 회사들도 많이 있습니다. 원익IPS도 하고 있고.

한: 아 ALD.

최: 네.

한: ALE(Atomic Layer Etching, 에칭)도?

최: 에치는 램이 상당히 잘하는 회사니까요. 그쪽에서 굉장히 많이 하려고 하고 있죠. 아무튼 그러면서 이제는 그런 아토믹 레벨을 갖다가 다 컨트롤 해야 되니까요. 그런 것들이 굉장히 어려운 기술이 되죠.

한: 아토믹 레벨이라는게 정말 원자 레벨이에요?

최: 그렇죠. 거의 원자 레벨이죠. 사이즈가 아무튼 열었던 다 일렉트릭이라든지 그러니까 게이트 일렉트릭이라든지 정말로 10나노 이하가 되다 보니까 정말 거의 어텀 레벨에 가깝습니다.

한: 원자는 크기가 얼마나?

최: 원자 크기보다 분자 크기를 말씀을 드릴께요. 말씀드려야 되는데 실리콘 옥사이드 같은 경우에 3옹스트롬에서 5옹스트롬 정도 보거든요? 그게 2개~3개면 1나노가 되는거죠.

한: 엄청난 미시의 세계군요.

최: 굉장히 작게 되는거에요. 제가 예를 드리는 것인데 우리가 반도체를 하다보니까 기술이 엄청나게 발달했어요. 그래서 이런 어떤 300mm 웨이퍼에 1나노 정도를 갖다가 컨트롤을 하거든요. 1나노 사이즈를 갖다가 여기와 여기를 맞추는데 그게 어느 정도 수준이냐면 서울에서 부산이 한 356km됩니다. 거기에 개미 한 마리가 여기에 있냐 없냐를 컨트롤 할 수 있는 수준. 그 정도 수준을 저희가 컨트롤하고 있는 중이죠.

한: 삼성이나 TSMC나 그런 쪽에서.

최: 그렇죠.

한: 엄청난 미시 세계의 어떤 놀라움. 듣다 보면 놀랍다는 생각을 제가 많이 하는데. 그 GAA는. 제가 궁금한 것은 지금 3나노 때 뭐 약간 마케팅 용어처럼 지금 몇 나노 몇 나노 이렇게 쓰이고 있다고 하지만 한 어느 정도까지 쓰일지에 대한 건.

최: 글쎄요. 보통 저희가 어떤 특별한 기술을 넣으면 적어도 두 세대 이상은 가야 됩니다. 두 세대 이상을 가야 되기 때문에. 그걸 이제 이름을 어떻게 지을지는 모르겠어요. 3나노 이하는 1나노라든지 이름을 어떻게 지어야 될지 모르겠어요.

한: 1나노 다음에 뭐라고 지어야될지 모르겠네요.

최: 그래서 아무튼 후보 기술들을 생각을 해야죠. 지금 나오는 얘기들이 실제로 이거는 기술적으로 만들어가지고 검증한 건 아니지만 개념으로 나온 것이 CFET(The Complementary FET)이라고 해서 엔모스하고 피모스를 아래위로 놓자라는 그런. 지금까지는 같이 놓고 작게 만들었는데. 이걸 그러면 접어서 아래 놓자라는 그런 기술을 갖다가 이제 벨기에에 있는 아이맥(IMEC)에서 프로포즈를 했죠. 2018년도에요.

한: 그 CFET이라는 어떤 트랜지스터의 구조는 지금 아이디어만 있는건데.

최: 그렇죠.

한: GAA. 아마 다음이 될 것으로 보이는 후보 구조 중에 하나인거죠?

최: 그렇습니다.

한: 아직 시간이 많이 남지 않았습니까?

최: 그렇죠. 그게 양산과 개발이라는 게 다른 문제인데. 개발까지 5년에서 7~8년 정도는 더 걸려야 되지 않겠나라는거죠.

한: 이게 말하기는 기존의 N형 반도체, P형 반도체를 접는거라고 하지만 그것도 생산하려면.

최: 굉장히 어렵죠. 사실은 생산하기가 굉장히 어렵죠. 저희가 트랜지스터를 만들 때 기본적으로 평면형(플래너)을 통해서 만들 때는 소자를 만들고 이 위에 메탈 라인을 만듭니다. 그렇기 때문에 소자를 만드는 것에 중점을 두면 되는데. 이걸 접는 순간에 어떻게 되냐면 메탈 라인이 밑으로 들어갈 수도 있습니다. 파워 레일이 그럴 경우에는 파워 레일이 온도를 견뎌줘야 되기 때문에 어떤 메탈 라인을 쓸 것이냐 그것도 굉장히 많은 연구가 되어져야 되는 것이고 에피를 통해가지고 얘네를 길러야 되는데 N을 기르고 P를 기르든지 어떻게 되든지 다른 식으로 길러야 된단 말이죠. 그런 에피 기술들, 소재들 그런 것들이 굉장히 많이 필요하게 되는거죠.

한: GAA도 지금 발표된지 얼마 안된 것 같은데. 언론에 삼성전자라는 회사가 GAA라는 기술. 본인들의 기술명 MBCFET™이라는 이름 공개한지도 얼마 안됐고 아직 양산도 안됐는데 벌써 그 다음 세대에 대한 걸.

최: 10년 이상을 생각해야 되니까요.

한: 준비를 하고 있군요. 그때 지금 얘기한 CFET이 될지 안될지는 모르겠지만 그것이 만약에 적용이 된다고 그러면 그때는 1나노, 2나노 이때가 아니겠네요.

최: 그렇죠. 이름으로는 그 이름 이후에 세대라는 거죠.

한: 교수님 좀 어렵긴 한데. 그래도 대략은 알아들었던 것 같아요. 이 영상을 몇 번 돌려보다보면 알아들을 수 있을 것 같은데. 저희 좀 정기적으로 나오셔서 소자 얘기를 해주시면 좋을 것 같습니다. 이게 너무 학문적인 얘기 말고 상업적인 얘기도 같이 합쳐서.

최: 저도 시청자 분들이 원하는 것들이 어떤 건지 파악을 해야 될 것 같아서 이 토픽을 일부러 말씀드려봤어요. 이걸 듣는 분들이 어느 정도에 관심을 갖고 재미를 느끼실까를 거기에 따라서 좀 더 어려운 얘기를 할 수 있고 쉬운 얘기를 할 수 있고.

한: 댓글에 약간 궁금한 점들이나 칩소자 레벨에서 궁금한 것들을 많이 댓글 달아주시면 참조해서 다음번에.

최: 이게 저희가 여태까지는 메모리반도체들을 많이 하다보니까 이제 시스템반도체의 트랜지스터, CMOS 이런 부분에 대해서 크게 관심을 안가졌는데. 지금 싸움들은 메모리쪽은 저희가 많이 잘하는 편이고 TSMC 그리고 인텔이 그 모든걸 다 주도하던 인텔이 무너지면서 이런 사태가 벌어졌어요. CFET이라든지 미래기술들을 디파인하는게 인텔이었습니다. 사실은. 그래서 핀펫(FinFET)도 이렇게 간다는 것도 먼저 했고 물론 GAA는 무너진 다음에 그래서 트리파이브도 열심히 연구하고 이렇게 방향을 가다가 잘못 방향을 가는 바람에 인텔이 굉장히 어려움을 겪고 있는거고.

한: 어려움을 겪는다는게 공정 레벨에서. 소자 공정 레벨에서.

최: 그렇죠. 공정 레벨에서.

한: 어려움을 겪고 있는게 맞군요.

최: 공정 쪽에서는 굉장히 어려움을 겪죠. AMD는 그 반면에 TSMC라는 파운드리를 사용하면서 잘하고 있고. 이제는 파운드리들이 더 앞서는 싸움들이 있습니다. 그런 부분들에 대해서 관심을 가지는 것도 괜찮겠다 싶어가지고 이런 얘기를 해봤습니다.

한: 인텔 같은 경우는 지금 10나노 밑으로는 사실 뭐가 양산이 쉽지 않다라는 얘기들도 많고 실제로 어려움을 겪어서 그런 것들이에요?

최: 그렇죠.

한: 지금 인텔에서 얘기한 10나노와 파운드리에서 얘기하는 7나노하고 비슷합니까? 어떻습니까?

최: 그쪽에서 그렇게 주장하죠. 그렇게 뭐 프로덕트가 퍼포먼스가 좋을 거라고 생각하지만 이제 여기 싸움에서는 퍼포먼스만의 싸움은 아니거든요. 얼마나 코스트를 싸게 잘만들 수 있느냐, 얼마나 수율을 높일 수 있느냐에 싸움인데. 거기에서 인텔이 그렇게 앞선 기술력을 이제는 보이지 못하고 있는 거죠.

한: 다음번에 또 재밌는 얘기 해주시면 좋겠습니다. 최 교수님 모시고 반도체 트랜지스터 얘기를 해봤습니다. 고맙습니다.



댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 1
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.
황인선 2020-04-20 07:28:02
흥미로운 설명 감사합니다. 채널길이가 실재로는 어느정도 인가요? 이제까지 계속 길이를 줄이는 줄로만 알고 있었네요....ㅠㅠ

  • 서울특별시 강서구 공항대로 213 (보타닉파크타워2) 615, 616호
  • 대표전화 : 02-2658-4707
  • 팩스 : 02-2659-4707
  • 청소년보호책임자 : 이수환
  • 법인명 : 주식회사 디일렉
  • 대표자 : 한주엽
  • 제호 : 디일렉
  • 등록번호 : 서울, 아05435
  • 사업자등록번호 : 327-86-01136
  • 등록일 : 2018-10-15
  • 발행일 : 2018-10-15
  • 발행인 : 한주엽
  • 편집인 : 한주엽
  • 전자부품 전문 미디어 디일렉 모든 콘텐츠(영상,기사, 사진)는 저작권법의 보호를 받은바, 무단 전재와 복사, 배포 등을 금합니다.
  • Copyright © 2020 전자부품 전문 미디어 디일렉. All rights reserved. mail to powerusr@thelec.kr
ND소프트