한계에 부닥친 반도체 집적도 확대 기조를 이어나가기 위한 방편으로 모놀리틱(Monolithic) 3차원(D) IC 기술이 산업계와 학계 관심을 받고 있다. 이른바 M3D(Monolithic 3D)로 불리는 기술이다.
최리노 인하대학교 신소재공학부 교수는 22일 디일렉과의 인터뷰에서 “소자를 위로 층층이 쌓는 M3D 기술을 활용하면 집적도와 경제성, 성능 면에서 월등한 칩을 생산할 수 있다”면서 “현재 전 세계 소자 업체와 연구계가 이 기술을 상용화하기 위해 연구개발(R&D)에 매진 중”이라고 밝혔다.
M3D 기술로 생산된 칩은 각 소자를 위로 쌓는다는 점에서 실리콘관통전극(TSV) 기술과 유사하다고 여겨진다. 하지만 쌓는 방법은 엄연히 다르다. TSV는 각각 생산 공장에서 독립적으로 제조된 소자(웨이퍼)를 가져와 층층이 쌓고 정렬해 구멍을 뚫고 각 소자를 연결하는 일종의 조립 기술이다.
M3D는 이런 조립 과정 없이 칩을 만든 뒤, 그 위로 전기가 통하는 실리콘 등 소재를 새로 깔아 또 다른 소자를 만들어 올리는 것을 반복적으로 해 3D를 구현한다. M3D 공정을 구현할 경우 이론적으로는 TSV보다 많은 구멍(Hole, 데이터가 오가는 통로)을 뚫을 수 있어 데이터 이동 속도를 높일 수 있다. 마스크 숫자가 줄고 칩 면적도 감소시킬 수 있어 추후 생산 공정을 성공적으로 완성하면 결과적으로 경제성 역시 높아질 것으로 기대된다.
최 교수는 “M3D 구현을 위해 넘어야 할 기술적 난제는 고온 공정을 제한적으로 쓸 수 밖에 없다는 점, 만든 소자 위로 전기가 통하는 실리콘 등의 소재를 새로 깔아 액티브 층을 만드는 공정 등이 있다”고 설명했다.
고온 공정이 걸림돌인 이유는 위로 쌓았을 때 아래층 소자 배선 등이 망가질 위험이 있기 때문이다. 이 때문에 두 번째 층 부터는 고온 공정을 쓰는 것이 제한된다. 최 교수는 “레이저를 사용하는 것이 고려되고 있다”면서 “레이저는 아래층으로 열이 전달되지 않기 때문”이라고 말했다. 레이저를 쓰더라도 고온 공정을 활용하지 않기에 아래층 소자 대비 성능은 떨어질 수 밖에 없다. 이런 과제를 해결하기 위해 연구계는 머리를 맞대고 있다는 것이 최 교수의 설명이다.
액티브 층을 만드는 방법은 다양하게 고려되고 있다. 만들어진 소자 위로 얇은 실리콘을 다시 본딩하는 방법, 비정질실리콘(a-Si)을 쌓은 다음 어닐링 과정을 거쳐 다결정(Poly) 실리콘으로 만드는 방법, 옥사이드를 증착해서 쓰는 방법, 에피층을 키워서 쓰는 방법 등이다.
최 교수는 “M3D 공정을 마련하더라도 당장 노광 기술과 경쟁하는 방향 보다는 일부 킬러 애플리케이션 위주로 우선 적용되며 상호 보완적인 방안으로 고도화될 것”이라고 전망했다. M3D 공정 킬러앱은 초고속 촬영이 가능한 3단 적층 CMOS이미지센서(CIS) 등이 거론된다. 현재 이 제품군은 CIS와 D램, 로직을 개별적으로 만든 다음 TSV 공정으로 적층해서 생산되고 있다.
최 교수는 과학기술정통부 선행공정 플랫폼 기술 개발 사업 내 ‘초절전 집적공정 플랫폼 개발’ 과제를 수행하면서 실리콘 본딩 기반 M3D 기술을 개발 중이다. 아울러 산업통상자원부가 추진하고 있는 미래소자 원천기술 과제 내 ‘초저온 전공정 기술 개발’ 사업으로 레이저를 이용한 M3D용 실리콘 다결정화 기술을 SK하이닉스와 공동 개발하고 있다.
최 교수는 8월 23일 인천 송도 컨벤시아서 열리는 ASML코리아 테크토크에서 이 같은 M3D 기술의 효용성과 적용 과제에 대한 강연을 할 예정이다.
