[자일링스 이노베이션 데이] 세계 최대 용량 FPGA ‘버텍스 울트라스케일+ VU19P’ 공개
[자일링스 이노베이션 데이] 세계 최대 용량 FPGA ‘버텍스 울트라스케일+ VU19P’ 공개
  • 팔로알토(미국)=이수환 기자
  • 승인 2019.08.22 01:18
  • 댓글 0
이 기사를 공유합니다

16개 ARM 코어텍스 A9 CPU 적용 가능
자일링스 버텍스 울트라스케일+ VU19P
자일링스 버텍스 울트라스케일+ VU19P

자일링스가 세계 최대 용량의 프로그래머블반도체(FPGA)를 공개했다. 트랜지스터 집적도는 350억개에 달한다. 이는 엔비디아 테슬라 V100 그래픽처리장치(GPU)의 210억개보다 66% 더 많은 것이다.

21일(현지시간) 자일링스는 미국 팔로알토에서 글로벌 프레스 컨퍼런스를 열고 900만개의 시스템 로직 셀을 탑재한 신형 FPGA ‘버텍스 울트라스케일+ VU19P’를 공개했다. TSMC 16나노 미세공정으로 만들어졌으며 1.5테라비트(Tb)의 DDR4 메모리 대역폭을 지원한다. 초당 최대 4.5Tb의 트랜시버 대역폭과 함께 2000개 이상의 사용자 입출력(I/O)을 갖추고 있다.

복잡한 설계의 시스템온칩(SoC)은 물론 고성능 인공지능(AI)칩 개발, 머신 러닝, 비디오 프로세싱, 센서 융합에 사용되는 새로운 복잡한 알고리즘을 개발할 수 있다. VU19P는 기존 ‘버텍스 울트라스케일 VU440’보다 1.6배 더 크다. VU440이 ARM 코어텍스 A9 중앙처리장치(CPU) 10개를 내장할 수 있다면, VU19P의 경우 16개 사용이 가능하다.

서밋 샤 자일링스 제품 라인 마케팅 수석 매니저는 “주문형반도체(ASIC)나 SoC를 개발하기 전에 VU19P를 사용해 하드웨어 유효성 검사나 소프트웨어 통합을 빠르게 진행할 수 있다”며 “개발에 필요한 툴과 설계자산(IP)도 함께 제공된다”고 설명했다.

VU19P를 통해 개발자는 부품이 공급되기 전에 소프트웨어를 불러오고 사용자 지정 기능을 구현할 수 있다. 자일링스 비바도 디자인 수트를 이용하면 디자인 플로우를 함께 최적화할 수 있다. 비용은 물론 테이프아웃(Tape-out) 위험을 줄일 수 있다. 새로운 반도체 출시 시간을 단축할 수 있다. 테이프아웃은 새로운 칩 설계의 마지막 단계로 칩 생산을 위한 포토마스크가 완성됐음을 의미한다.

VU19P는 내년 가을에 정식으로 시장에 공급된다.


관련기사

댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.

  • 서울특별시 강서구 공항대로 213 (보타닉파크타워2) 615, 616호
  • 대표전화 : 02-2658-4707
  • 팩스 : 02-2659-4707
  • 청소년보호책임자 : 이수환
  • 법인명 : 주식회사 디일렉
  • 제호 : 디일렉
  • 등록번호 : 서울, 아05435
  • 등록일 : 2018-10-15
  • 발행일 : 2018-10-15
  • 발행인 : 한주엽
  • 편집인 : 한주엽
  • 전자부품 전문 미디어 디일렉 모든 콘텐츠(영상,기사, 사진)는 저작권법의 보호를 받은바, 무단 전재와 복사, 배포 등을 금합니다.
  • Copyright © 2019 전자부품 전문 미디어 디일렉. All rights reserved. mail to powerusr@thelec.kr
ND소프트