프로그래머블반도체(FPGA) 업체인 자일링스가 21일(현지시간) ‘자일링스 이노베이션 데이 2019’를 개최한다. 4년 동안 10억달러(약 1조2000억원)를 투입해 만든 차세대 반도체 적응형 컴퓨팅 가속화 플랫폼(ACAP) ‘버설(Versal)’을 지난 6월 고객에서 처음으로 공급한 가운데, 중앙처리장치(CPU), 그래픽처리장치(GPU)와의 차별점을 강조할 것으로 전망된다.
기조연설은 ‘데이터 처리 및 스케일아웃 시스템 설계의 방향’을 주제로 이보 볼젠 최고기술책임자(CTO)가 나선다. 생산성·효율성 관련 소프트웨어 전략은 패트릭 라이사트 시니어 디렉터, 키스 비세르 펠로우, 랄프 위티그 펠로우가 맡는다.
패키징 관련 발표는 신 우 실리콘 테크놀로지 부사장이 진행한다. 자일링스는 2010년 10월 ‘스택 실리콘 인터커넥트(SSI stacked silicon interconnec)’라는 독자 기술명으로 여러 개의 FPGA 다이를 하나의 칩 위에 평면으로 구성하는 개념을 선보인 바 있다. 이후 실리콘관통전극(TSV) 기술을 사용하는 고대역폭메모리(HBM)를 FPGA에 활용했다. 첫 ACAP 제품인 버설에선 여러 개의 이기종 아키텍처를 하나의 다이(Die)에 집적했다.
버설은 FPGA를 비롯해 애플리케이션프로세서(AP), 실시간 프로세서, 하드웨어/소프트웨어 엔진, HBM, 각종 입출력(I/O) 블록을 하나로 모은 제품이다. AP 아키텍처는 ARM 코어텍스 A72와 코어텍스 R5가 사용됐다.
제품군은 리소스 시리즈, 인공지능(AI) 코어 시리즈로 나뉜다. 리소스 시리즈는 디지털신호처리장치(DSP) 엔진만 탑재됐으나, AI 코어 시리즈의 경우 DSP 엔진과 함께 AI 엔진이 함께 사용됐다. 두 제품군 모두 TSMC 7나노 미세공정을 활용한다.
버설은 올해 4월 인텔이 공개한 신형 FPGA ‘애질렉스(Agilex)’와 직접적인 경쟁을 펼칠 것으로 보인다. 애질렉스도 버설과 마찬가지로 여러 개의 이기종 아키텍처와 3D 패키징 기술이 쓰였다. CPU, AI 코어 등 여러 개의 칩을 하나의 다이에 쌓은 개념이다. 지난해 인수한 ASIC 업체 eASIC의 기술도 적용됐다. 모듈형 시스템 디자인 ‘칩렛(Chiplet)’을 통해 I/O 성능도 강화했다.
업계에선 자일링스가 이기종 컴퓨팅 생태계 확보를 위해 공격적인 투자에 나설 것으로 예상한다. 페이스북, 구글, 바이두, 텐센트, 아마존 등과는 이미 구체적인 협력에 나선 상태다. 올해 하반기 구축되는 데이터센터에 적용하기로 한 것으로 전해졌다. 이번 이노베이션 데이에서도 버설과 관련 실적이 소개될 것으로 보인다.
