[삼성 인베스터 포럼 2019] 1a D램 EUV 본격 적용… 공정 스탭 50% 축소
[삼성 인베스터 포럼 2019] 1a D램 EUV 본격 적용… 공정 스탭 50% 축소
  • 한주엽 기자
  • 승인 2019.06.26 15:34
  • 댓글 0
이 기사를 공유합니다

낸드플래시는 싱글스택 고수
EUV 기술을 적용할 경우 1a D램의 공정 스탭수는 ArF 이머전 MPT 기술을 적용했때와 비교해 50% 줄어들 것으로 삼성전자는 예상했다.
EUV 기술을 적용할 경우 1a D램의 공정 스탭수는 ArF 이머전 MPT 기술을 적용했때와 비교해 50% 줄어들 것으로 삼성전자는 예상했다.

삼성전자가 차세대 D램 공정은 복잡성이 크게 줄어들 것이라고 발표했다. 극자외선(EUV) 기술 도입을 공식화했다. 공정 복잡도가 줄면 생산 시간이 짧아진다. 원가를 낮출 수 있다는 의미다.

신경섭 삼성전자 반도체연구소 공정개발실 담당 연구위원(상무)은 26일 오전 서울 여의도 콘래드호텔에서 열린 ‘2019 인베스터 포럼’에서 “(4세대 10나노급인) 1a D램 공정에 극자외선(EUV) 노광 공정을 본격 적용할 계획”이라면서 “기존 불화아르곤(ArF) 이머전 장비 기술로 멀티패터닝(MPT:Multi Patterning Technique) 작업을 수행할 때를 가정해 비교하면 공정 스탭수(complexity)가 50% 줄어들 것”이라고 밝혔다.

EUV는 빛 파장이 13.5나노미터(nm)로 짧다. 빛 파장이 짧으면 한 번 작업으로 매우 미세한 패턴을 그릴 수 있다. 현재 ArF 액침 노광 장비 빛 파장은 193nm다. 지금까지는 미세 패턴을 그리려면 2~4회에 걸쳐 작업하는 MPT 기술을 활용했다. 일부 중요한 패턴 레이어에서 EUV를 쓰면 공정 스탭수가 크게 줄어든다. 신 상무는 “공정 복잡도가 드라마틱하게 축소될 것”이라고 했다. 이 정도 스탭수가 줄면 EUV 장비와 각종 부품 도입에 따른 원가 상승을 상쇄하고도 남는다는 것이 전문가 설명이다. 바꿔 말하면 1a 노드에서 EUV를 도입하지 않을 경우 원가가 크게 상승해 경쟁력이 떨어진다는 의미로도 해석된다.

이날 포럼에선 “몇 개 레이어에 EUV 노광 기술이 적용되는가”라는 질문이 나왔다. 신 상무는 “민감한 사안”이라면서 즉답을 피했다. 업계에 따르면 삼성전자는 올 연말 1z D램 1개 레이어에 EUV 노광 기술을 시범 적용할 계획이다. 1a에선 EUV 적용 레이어 숫자가 4개로 늘어난다. 삼성전자의 현재 D램 생산 용량은 월 40~50만장 규모로 많다. EUV 생태계에 속한 장비, 부품, 재료 업계는 삼성전자가 D램 공정에 EUV를 접목하는 움직임을 ‘일감 확대’로 인식하고 있다.

삼성전자는 EUV 기술 업그레이드 방향에 대해서도 설명했다. 더 미세한 패턴을 그리려면 파장(λ), 공정변수(K1), 렌즈 수차(NA:numerical aperture) 중 한 가지는 개선해야 한다. 삼성전자는 0.33인 렌즈 수차를 0.55로 높인 장비 부품 기술로 보다 미세한 패턴을 그려나간다는 계획을 세워뒀다.

EUV 전용 장비의 웨이퍼 처리량을 늘리기 위해 에너지 가속 기술인 FEL(Free Electron Laser)에 대한 연구도 진행 중이다. EUV를 넘어서는 E빔 기술에 대해서도 연구 중이라고 밝혔다. E빔은 빛 파장이 0.124옹스트롬(Å) 밖에 되지 않는다. 10Å이 1나노인 만큼 이 기술이 도입되면 나노 시대를 뛰어넘는 옹스트롬 시대가 올 것으로 보인다.

삼성전자는 미세한 구멍(홀)을 깊고 균일하게 파 내는 HARC 기술 경쟁력을 바탕으로 3D 낸드플래시에서 싱글 스택을 계속 고수할 예정인 것으로 보인다.
삼성전자는 미세한 구멍(홀)을 깊고 균일하게 파 내는 HARC 기술 경쟁력을 바탕으로 3D 낸드플래시에서 싱글 스택을 계속 고수할 예정인 것으로 보인다.

낸드플래시 분야에선 매우 미세한 구멍을 균일하게, 깊게 파내는 HARC(High Aspect Ratio Contact) 기술을 소개했다. 이날 신 상무가 직접 발언을 하지 않았으나 삼성전자가 제공한 자료에 따르면 200단대까지는 싱글 스택 기술을 고수할 것으로 보인다. 경쟁사의 경우 HARC 기술이 떨어져 36단 혹은 64단 낸드 칩을 두 층으로 쌓는 더블 스택 기술을 활용하고 있다. 이 경우 공정 스탭이 늘어나 원가 측면에선 부정적이다.

신 상무는 “삼성의 반도체 공정 기술 경쟁력은 메모리 뿐 아니라 로직이나 이미지센서, P램, M램 등으로 전파되기 때문에 사업 전반으로 매우 큰 시너지를 낼 수 있다”면서 “다양한 기업, 연구소, 학교와의 협업을 통해 기술, 사업 리더십을 지켜나가겠다”고 말했다.



댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.

  • 서울특별시 강서구 공항대로 213 (보타닉파크타워2) 615, 616호
  • 대표전화 : 02-2658-4707
  • 팩스 : 02-2659-4707
  • 청소년보호책임자 : 이수환
  • 법인명 : 주식회사 디일렉
  • 대표자 : 한주엽
  • 제호 : 디일렉
  • 등록번호 : 서울, 아05435
  • 사업자등록번호 : 327-86-01136
  • 등록일 : 2018-10-15
  • 발행일 : 2018-10-15
  • 발행인 : 한주엽
  • 편집인 : 한주엽
  • 전자부품 전문 미디어 디일렉 모든 콘텐츠(영상,기사, 사진)는 저작권법의 보호를 받은바, 무단 전재와 복사, 배포 등을 금합니다.
  • Copyright © 2019 전자부품 전문 미디어 디일렉. All rights reserved. mail to powerusr@thelec.kr
ND소프트