MSAP, 차세대 PCB 제조 기술로 반도체 회로 미세화에 용이
"메모리반도체 성능이 높아질수록 차세대 패키징 기술 역시 함께 발전해나가야 한다. 예를 들어 다른 경쟁사는 MSAP 공법을 DDR5에 이미 양산 적용했다. 우리도 DDR6가 되면 텐팅(Tenting) 대신 MSAP를 적용하는 변화가 있을 것 같다"
고영관 삼성전자 TSP총괄 상무는 15일 경기 수원 컨벤션센터에서 열린 '반도체융합부품 실장기술 및 전자소재 세미나'에서 삼성전자의 차세대 패키징 기술 로드맵에 대해 이 같이 밝혔다.
MSAP(modified Semi Additive Process)는 차세대 PCB(인쇄회로기판) 제조 기술이다. 기존 텐팅 공법은 원판을 구리로 도금한 뒤, 회로를 형성할 부분만을 코팅하고 나머지는 화학약품으로 식각하는 과정을 거친다. 반면 MSAP는 회로가 아닌 부분을 코팅하고 빈 부분을 도금하기 때문에 회로를 보다 미세하게 구현할 수 있다.
고영관 상무는 "메모리반도체의 용량 및 데이터 처리 속도가 올라가게 되면 그에 맞춰 설계를 해야할 필요가 있다"며 "기판의 층수가 올라가고, 공법도 고도화되면서 메모리 반도체 기판 시장의 규모는 앞으로도 더욱 커질 것"이라고 전망했다.
첨단 패키징 기술의 하나인 팬아웃(Fan-Out)에 대한 개발 방향도 제시했다. 팬아웃은 반도체 칩 외부에 패키지 입출력 단자(I/O)를 배치시키는 기술이다. I/O 단자를 모두 칩 안쪽에 배치시켜야 하는 기존 팬인 패키징과 달리, 칩 사이즈를 줄여도 표준화된 볼 레이아웃을 사용하는 것이 가능하다.
팬아웃은 패키징 방식에 따라 웨이퍼에서 진행하는 FO-WLP, 반도체 다이를 사각형 패널에 배치해 진행하는 FO-PLP(패널레벨)로 나뉜다. 이 중 FO-PLP가 한 번에 진행할 수 있는 패키지 수가 더 많아 FO-WLP 대비 생산성이 뛰어나다. 다만 기술적 난이도 역시 FO-PLP가 높다.
고영관 상무는 "삼성전자의 경우 FO-WLP와 FO-PLP를 둘다 진행하고 있는데, FO-PLP의 경우 작업 사이즈가 좀 더 크고, 12인치 수준을 넘어서는 제품도 패키징을 할 수 있다는 장점이 있다"며 "때문에 FO-PLP를 활용해 보다 큰 제품을 구현하는 것을 생각하고 있다"고 설명했다.
그는 "팬아웃 패키징의 경우 설계가 가장 복잡한 모바일 AP에 실제 적용 양산할 수 있는지 없는지가 기술력을 가늠하는 척도"라며 "삼성전자는 이미 지난 5월부터 구글 픽셀폰용 AP 양산을 시작했다는 점에서 상당히 성숙된 FO-PLP 기술력을 보유하고 있다고 말할 수 있다"고 강조했다.
