[인텔 데이터-중심 혁신] 첫 10나노 FPGA, 3D 패키징으로 날개 달다
[인텔 데이터-중심 혁신] 첫 10나노 FPGA, 3D 패키징으로 날개 달다
  • 이수환 기자
  • 승인 2019.04.03 16:26
  • 댓글 0
이 기사를 공유합니다

빅데이터 처리에 유연성 더해
인텔 애질렉스 FPGA
인텔 애질렉스 FPGA

인텔이 첫 10나노 미세공정을 활용한 프로그래머블반도체(FPGA)를 공개했다. 임베디드(내장형 제어), 네트워크, 데이터센터에 적합하도록 설계됐다. 올해 하반기 나올 ‘포베로스(Foveros)’ 수준의 3D 패키징 기술도 접목됐다.

2일(현지시간) 인텔은 데이터 중심 혁신을 가속화할 신형 FPGA ‘애질렉스(Agilex)’를 선보였다. 인텔이 2015년 인수한 FPGA 업체 알테라의 ‘스트라티스10’ 후속 제품이다. 2세대 인텔 하이퍼플렉스 아키텍처가 적용됐고 DDR5 D램이나 고대역폭 메모리(HBM), 인텔 옵테인 DC 퍼시스턴트 메모리를 지원한다. 5세대 PCI 익스프레스 인터페이스도 사용이 기능하다.

FPGA는 목적에 맞게 회로를 수정할 수 있는 칩이다. 주문형 반도체(ASIC)나 특정용도 반도체(ASSP)보다 가격이 비싸지만 잘 사용하면 높은 성능을 낸다. 몇 년 전부터 ARM과 같은 중앙처리장치(CPU)를 내장하기도 했다. 애질렉스도 이런 트렌드가 그대로 반영됐다.

눈여겨 볼만한 부분은 지난해 인수한 ASIC 업체 eASIC의 기술이 적용됐다는 점이다. eASIC는 ASIC와 FPGA의 중간 개념 칩을 만든다. ASIC 수준의 성능과 가격 경쟁력을 확보할 수 있다. 모듈형 시스템 디자인 ‘칩렛(Chiplet)’을 통해 입출력(I/O) 인터페이스도 확장했다. 전체적인 설계는 3D 패키징 기술인 포베로스와 비슷하다. CPU, 그래픽처리장치(GPU), 인공지능(AI) 프로세서 등 여러 개의 칩을 하나의 다이에 쌓은 개념이다.

애질렉스는 F·I·M 시리즈로 나온다. I/O 인터페이스 속도, PCI 익스프레이스 세대와 지원하는 메모리 종류에 차이가 있다. F시리즈가 보급형, M시리즈가 고급형이다. I시리즈는 중간 정도의 성능과 기능을 제공한다. 인텔은 개발자를 위한 디자인 소프트웨어도 함께 제공한다. 개발 속도를 최대 30%까지 앞당길 수 있다.


관련기사

댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.

  • 서울특별시 강서구 공항대로 213 (보타닉파크타워2) 615, 616호
  • 대표전화 : 02-2658-4707
  • 팩스 : 02-2659-4707
  • 청소년보호책임자 : 이수환
  • 법인명 : 주식회사 디일렉
  • 대표자 : 한주엽
  • 제호 : 디일렉
  • 등록번호 : 서울, 아05435
  • 사업자등록번호 : 327-86-01136
  • 등록일 : 2018-10-15
  • 발행일 : 2018-10-15
  • 발행인 : 한주엽
  • 편집인 : 한주엽
  • 전자부품 전문 미디어 디일렉 모든 콘텐츠(영상,기사, 사진)는 저작권법의 보호를 받은바, 무단 전재와 복사, 배포 등을 금합니다.
  • Copyright © 2019 전자부품 전문 미디어 디일렉. All rights reserved. mail to powerusr@thelec.kr
ND소프트