[차이나 브리프] 카이파, 10나노 D램 패키징과 테스트 기술 개발
[차이나 브리프] 카이파, 10나노 D램 패키징과 테스트 기술 개발
  • 디일렉
  • 승인 2021.05.12 08:53
  • 댓글 0
이 기사를 공유합니다

| 출처 : 아이지웨이 | 4월 8일

○100억위안  규모 허페이페이톤 패키징테스트 프로젝트
- 8일, 카이파(Shenzhen Kaifa Technology, 深科技)가 투자자관계활동 발표를 통해 10나노용 D램 패키징 기술을 추진 중이라고 밝혔음.
- 메모리 패키징 및 모듈제조 프로젝트 상황: 카이파와 허페이지방정부가 페이톤 반도체 선단 패키징 및 모듈 제조 프로젝트에 100억위안 공동투자해 국내 자체 메모리반도체 선두업체에 패키징, 테스트 공급.
- 그중 1기 프로젝트에 30억 6700만위안 투자. 
- 카이파는 사모발행으로 17억 1000만위안 모집해 국가반도체펀드 2기, 허페이경제개발창업투자 등과 공동투자(D램 패키지테스트 월 생산능력 4800만개, 모듈 월 246만개, 낸드플래시 월 320만개 프로젝트)를 완료했다고 공시했음. 
- 허페이페이톤 프로젝트는 올해 4분기에 1기 공장 완공, 12월 가동 시작할 예정.

카이파 자회사 페이톤, D램/플래시 웨이퍼 패키징테스트, 모듈 패키징테스트 취급 
- 100% 자회사 페이톤테크놀로지를 통해 메모리칩 패키징테스트 사업을 운영.
- 양산경력 17년 이상, 제품 기술력 세계 선두.
- 중국 내 유일하게 반도체 첨단 D램/플래시 웨이퍼 패키징테스트, 모듈 완제품 모두 취급.

- 반도체 패키징테스트, SMT제조, IC조립~판매 원스톱서비스 제공.   
- 패키징부터 메모리 완제품까지 소요기간 7일 미만.
- 현재 고객사 생산라인 대부분 선전산업단지에 있으며, 고객사 캐파 확대에 따라 카이파도 생산시설을 확대하며 수요 만족시키고 있음.

○10나노용 D램 제품 기술 추진 중 
- 8Gb/16GbDDR4는 2019년부터 국내외 다수 대형 고객사에 납품. 
- 현재는 메모리 테스트패키징 17나노 양산 기초로 10나노용 D램 제품 기술로 업그레이드 추진 중. 
- LPDDR3, LPDDR4, SSD 양산능력 보유.
- 국내외 메모리 고성능, 저전력, 대용량 추세 속에서 DDR5, LPDDR5 등 신제품 기술 개발 지속 중. 최신 D램 패키징테스트 능력 보유.  
- 현재 카이파가 패키징하는 제품은 DDR3, DDR4, LPDDR3, LPDDR4, 3D낸드, 손가락 지문인식모듈 등.
- 메모리는 메모리모듈, USB, 플래시카드, SSD 등.



댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.

  • 서울특별시 강남구 논현로 515 (아승빌딩) 4F
  • 대표전화 : 02-2658-4707
  • 팩스 : 02-2659-4707
  • 청소년보호책임자 : 이수환
  • 법인명 : 주식회사 디일렉
  • 대표자 : 한주엽
  • 제호 : 디일렉
  • 등록번호 : 서울, 아05435
  • 사업자등록번호 : 327-86-01136
  • 등록일 : 2018-10-15
  • 발행일 : 2018-10-15
  • 발행인 : 한주엽
  • 편집인 : 이도윤
  • 전자부품 전문 미디어 디일렉 모든 콘텐츠(영상,기사, 사진)는 저작권법의 보호를 받은바, 무단 전재와 복사, 배포 등을 금합니다.
  • Copyright © 2024 전자부품 전문 미디어 디일렉. All rights reserved. mail to thelec@thelec.kr
ND소프트