○일본-대만, 2나노 차세대 트랜지스터 공동개발
- 일본산업기술종합연구소와 대만반도체연구센터(TSRI)가 차세대 반도체용 트랜지스터 구조를 공동 개발했음.
- 일본산업기술종합연구소는 지난해 12월 온라인으로 개최된 ‘IEDM 2020’에서 연구성과를 발표하며 세계 최초라고 소개했음.
- 규소(Si)와 게르마늄(Ge) 등 다양한 채널 재료를 상하로 쌓아 ‘N형’과 ‘P형’ 간 전계효과를 일으키는 구조로 CFET(Complementary FET)라고 불림.
- 이 기술은 회로 미세화를 실현해 고성능 반도체 제조에 기여할 것으로 기대됨.
○성능은 향상, 면적은 축소한 CFET 구조
- CFET 구조는 기존 트랜지스터에 비해 성능은 향상시키고 면적은 축소해 2나노 이하 선폭의 차세대 반도체 제조에 쓰임.
- 트랜지스터는 반도체에서 전기신호 전환 등 기본 소자 역할을 하지만, 미세화 실현을 위한 구조 개선이 필수 과제로 남아 있는 상황.
- 현재 최신형 스마트폰은 5나노 선폭의 반도체를 사용하는데 공정이 갈수록 미세화되면 앞으로는 3나노, 2나노를 사용하게 됨.
- 이번에 개발한 차세대 트랜지스터는 2024년 이후의 첨단 반도체에 적용될 예정. 하지만 어느 트랜지스터 구조가 채택될 지는 아직 불확실. 가성비에 의해 결정될 것으로 보임.
○3년 안에 기업에 기술 양도해 상용화
- 일본산업기술종합연구소는 3년 안에 기업에 이 기술을 양도해 상용화에 나설 것이라고 밝혔음.
- 이번 공동 개발은 2018년 착수했으며, 일본 산업기술종합연구소의 재료개발 지식과 이종 재료 적층 기술 그리고 대만 반도체연구센터의 이종재료 적층 트랜지스터 설계 및 시생산 기술을 통해 진행됐음.
- 하지만 아직 이종재료를 결합하는 부품 개발이 과제로 남아 있음.
- 일본 측에 따르면 나노전자연구부문 주관은 “열팽창률 차이와 재료의 선택적 부식 억제가 가장 난제”라고 함.
